카이스트, 연산·메모리·데이터 '혼자 다하는' 똘돌한 반도체 개발

유회준 교수 연구팀, 신종 DRAM-PIM 반도체 개발

국제고체회로설계학회에서 김상진 카이스트 박사과정이 연구성과를 발표하고 있다. (유회준 교수 연구팀 제공) 2023.03.14
국제고체회로설계학회에서 김상진 카이스트 박사과정이 연구성과를 발표하고 있다. (유회준 교수 연구팀 제공) 2023.03.14

본문 이미지 - PIM 반도체 비교. 기존에 메모리와 프로세서(CPU/GPU/NPU)가 다른 칩에 분리 되어있는 폰-노이만 구조는 메모리 입출력 병목에 의한 속도저하 및 전력소모로 성능과 효율성이 제한된다. 디지털 DRAM-PIM은 연산기를 메모리 아래 집적하여 외부 메모리 접근은 줄이지만 연산기의 숫자는 여전히 제한되어 있다. 이번에 개발된 다이나플라지아(DynaPlasia)는 메모리 셀마다 연산기가 집적되어 메모리 대역폭도 최대화될 뿐 아니라 메모리 셀 수만큼 연산기가 집적되어 높은 처리량과 효율성을 보인다. (유회준 카이스트 교수 연구팀 제공) 2023.03.14 /뉴스1
PIM 반도체 비교. 기존에 메모리와 프로세서(CPU/GPU/NPU)가 다른 칩에 분리 되어있는 폰-노이만 구조는 메모리 입출력 병목에 의한 속도저하 및 전력소모로 성능과 효율성이 제한된다. 디지털 DRAM-PIM은 연산기를 메모리 아래 집적하여 외부 메모리 접근은 줄이지만 연산기의 숫자는 여전히 제한되어 있다. 이번에 개발된 다이나플라지아(DynaPlasia)는 메모리 셀마다 연산기가 집적되어 메모리 대역폭도 최대화될 뿐 아니라 메모리 셀 수만큼 연산기가 집적되어 높은 처리량과 효율성을 보인다. (유회준 카이스트 교수 연구팀 제공) 2023.03.14 /뉴스1

대표이사/발행인 : 이영섭

|

편집인 : 채원배

|

편집국장 : 김기성

|

주소 : 서울시 종로구 종로 47 (공평동,SC빌딩17층)

|

사업자등록번호 : 101-86-62870

|

고충처리인 : 김성환

|

청소년보호책임자 : 안병길

|

통신판매업신고 : 서울종로 0676호

|

등록일 : 2011. 05. 26

|

제호 : 뉴스1코리아(읽기: 뉴스원코리아)

|

대표 전화 : 02-397-7000

|

대표 이메일 : webmaster@news1.kr

Copyright ⓒ 뉴스1. All rights reserved. 무단 사용 및 재배포, AI학습 활용 금지.