국내 연구진, 5㎚급 초미세회로 패턴 제작기술 개발반도체 용량 획기적 증가…'극초소형 반도체' 기술적 토대블록공중합체 분자조립현상과 원자층 증착 기술을 융합한 대면적 나노미세패턴의 선폭 감소 및 밀도 증폭 모식도(미래창조과학부 제공). © News1