TSMC, 2나노 공정 양산 공식 개시…"에너지 효율 대폭 개선"

(서울=뉴스1) 윤다정 기자 = 세계 최대 파운드리(반도체 위탁생산) 업체인 대만 TSMC가 2025년 4분기 2나노(㎚·1㎚는 10억 분의 1m) 공정 양산을 공식 개시했다.

30일 대만 CNA에 따르면, TSMC는 최근 회사 홈페이지를 통해 이같이 밝혔다.

TSMC는 지난 10월 진행된 3분기 실적 발표 컨퍼런스콜에서 양산이 정확히 언제 시작될지 언급하지 않았는데, 이번 발표를 통해 양산 사실을 처음으로 공식 확인했다.

2나노는 인공지능(AI) 반도체 등 고성능 반도체 칩에 적용되며, 향후 반도체 업계를 좌우할 핵심 기술로 꼽힌다.

생산은 대만 가오슝에 위치한 '팹(Fab) 22' 공장을 중심으로 이뤄지고 있으며, 회사의 1세대 나노시트 트랜지스터 기술이 적용되고 있다.

TSMC는 새로운 공정이 성능과 전력 소비 측면에서 '노드 전체에 걸친 도약'을 달성했다고 자평했다.

트랜지스터 밀도와 에너지 효율 측면에서 반도체 산업 내 가장 진보된 기술, 특히 AI와 모바일앱을 중심으로 증가하는 에너지 효율적 컴퓨팅 수요를 해결하기 위해 설계됐다고도 설명했다.

3나노 칩에 사용되는 N3E 공정과 비교했을 때, 2나노 칩은 동일 전력 소비 수준에서 10~15% 정도 속도를 향상시키거나, 동일 속도에서 전력 소비를 25~30%까지 줄일 수 있다. 트랜지스터 밀도 역시 15% 이상 증가했다.

TSMC는 이미 2나노 노드의 향상 버전인 N2P 제조 공정을 개발 중이며, 2026년 하반기 양산에 들어갈 예정이다.

maum@news1.kr