SK하이닉스 반도체 후공정 'P&T'…HBM 시장 선점에 큰 역할

(서울=뉴스1) 김동규 기자 = 반도체 생산 공정 중 P&T(Package and Test)라는 후(後)공정이 있다. 이 공정은 전(前) 공정인 팹(Fab)에서 완성된 웨이퍼를 고객에게 전달되는 제품의 형태로 형태로 패키징하고 테스트하는 공정을 말한다. 이 과정은 실제 반도체 제품이 사용될 때 오류나 불량을 방지하는 과정으로 팹 양산 과정만큼 매우 중요하다.

홍상후 SK하이닉스 P&T 담당은 1일 SK하이닉스 뉴스룸 인터뷰를 통해 P&T 공정에 대해 설명했다. 홍 담당은 "팹과 P&T는 매우 유기적인 관계를 맺고 있다"며 "둘 다 제역할을 해야만 최고의 품질을 완성할 수 있고 고객을 만족시킬 수 있기 때문에 팹과 긴밀히 소통하고 문제가 발생하면 공유하면서 제조경쟁력을 확보 중"이라고 말했다.

SK하이닉스의 P&T 담당 조직은 시장이 요구하는 기술 역량을 확보하면서 메모리 제품의 부가가치를 높이고 있다. P&T는 특히 SK하이닉스가 초고속 메모리인 HBM(High Bandwidth Memory) 시장을 선점하는데 역할이 컸다. SK하이닉스는 2019년 HBM2E 양산 능력 인증을 통해 시장 개척자로서의 입지를 다졌고, 지난해 7월 본격적으로 양산에 나서며 프리미엄 메모리 시장을 선점했다.

홍 담당은 "HBM2E에서는 개발 초기부터 바로 양산이 가능한 수준으로 완성도를 끌어올리는 데 집중했다"며 "또 열 방출 특성 개선을 위해 WLP(Wafer Level Package)공정을 과감히 도입하고 세계 최초로 개발한 MR-MUF(Mass Reflow Molded Underfill)와 같은 혁신 공정을 양산 과정에 적극 반영했다"고 밝혔다.

P&T 담당 조직은 패키지 안에 최대한 많은 다이(Die)를 쌓을 수 있는 전통적인 패키징 기술도 계속 발전시키고 있다.

홍 담당은 "최신 플래그십 스마트폰의 낸드 용량은 256GB~512GB 수준이지만, 다음 세대에서는 동일한 집적도로 1TB~2TB까지 용량이 늘 것으로 예상된다"며 "다이 두께를 30마이크로미터 이하로 줄이면서도 지금 8단에 머물고 있는 적층 기술을 16단~32단으로 끌어올릴 수 있도록 기술경쟁력을 강화하겠다"고 설명했다.

그는 이어 "불량을 찾아내는 혁신적인 테스트 방법을 작년에 개발했고, 모듈 테스트 방법도 개선해 실장 테스트 시간을 기존 대비 약 70% 줄였다"며 "불량의 원천 관리 강화를 위해 웨이퍼 테스트 단계에 역량을 집중하는 시프트 레프트도 추진 중"이라고 덧붙였다.

SK하이닉스는 기업의 총 가치를 높이기 위해 '파이낸셜 스토리(Financial Story)'의 실행에 나서며 ESG경영에도 박차를 가하고 있다.

홍 담당은 "환경 분야에서 소재·부품의 친환경 소재로의 전환, 에너지 소비 감소, 오염물질 배출 최소화 등을 위해 노력하고 있다"며 "앞으로도 경제적 가치와 사회적 가치를 동시에 창출할 수 있는 사례들을 적극 발굴해 나갈 예정"이라고 말했다.

홍상후 담당은 'Worldwide No.1'이라는 목표를 달성하기 위해 P&T 담당 조직의 올해 중점 추진전략으로 원가경쟁력 혁신, 모든 생산 효율 저해 요소 제거, 디지털 전환(Digital Transformation)을 통한 일하는 방식 혁신(일.방.혁), 소재 및 부품 품질 완전 장악을 꼽았다.

한편 SK하이닉스의 P&T 담당 조직은 MZ세대가 전체 인원의 약 65%를 차지하고 있다. 2025년에는 그 비중이 80%까지 늘어날 것으로 예상되는 SK하이닉스 내에서 가장 젊은 조직 중 하나다.

dkim@news1.kr