'2나노' 승부수 던진 삼성전자…발열 잡는 'HPB'로 판 흔든다

(서울=뉴스1) 황진중 기자 = 삼성전자(005930)가 8세대 고대역폭메모리(HBM)인 'HBM5'에 최선단 2나노 파운드리 공정과 차세대 방열 기술 '히든패스블록'(HPB)'을 도입해 차세대 칩의 발열을 잡고 전력 효율을 극대화한다.

HBM4E와 HBM5의 뼈대가 될 1c D램(10나노급 6세대) 등 생산능력을 선제적으로 확보하기 위해 멀티팹인 경기 평택 캠퍼스의 'P5 팹2' 착공을 6개월 앞당긴 오는 7월로 확정했다. 반도체 설계부터 메모리 생산, 첨단 패키징을 아우르는 '턴키' 경쟁력으로 인공지능(AI) 반도체 시장의 주도권을 장악한다는 전략이다.

5일 업계에 따르면 삼성전자는 차세대 HBM5 패키징 공정에 새로운 방열 기술인 HPB를 적용한다.

HPB는 HBM 하단에서 발생하는 고열을 칩 외부로 신속하게 분산해 배출하는 차세대 기술이다. 칩 내부에 물리적인 열 전달 경로를 새롭게 추가해 내부 열 저항을 낮추는 원리로 작동한다.

HBM은 여러 개의 칩을 수직으로 쌓아 올리는 구조다. 이같은 구조에 따라 층과 층 사이에 갇히는 열을 제어하는 방열 능력이 필요하다.

HPB은 미세한 칩 간격에 열이 정체되는 현상을 방지해 메모리 소자의 열화 현상을 막는 역할을 한다. 안정적으로 온도를 유지하는 환경을 만들어 전체 전력 소모를 줄이고 데이터 연산 속도를 끌어올릴 수 있는 것으로 예상된다.

앞서 삼성전자는 공간에 한계가 있는 모바일 분야에서 선제적으로 HPB 기술을 적용했다. HPB가 적용된 삼성전자의 모바일 패키지는 기존 패키지 대비 열저항이 16% 개선됐다.

삼성전자는 또 HBM5 베이스 다이에 자사의 업계 최선단 2나노 기술을 선제적으로 적용할 방침이다. 1c D램 코어 다이와 2나노 베이스 다이를 하나로 결합해 데이터 처리 속도와 전력 효율을 극한으로 끌어올린다는 구상이다.

삼성전자는 반도체 칩 설계부터 메모리 팹, 첨단 패키징까지 자체적으로 해결할 수 있는 턴키 역량을 보유하고 있다. 외부 파운드리를 거치지 않고 내부에서 공정 간 최적화를 조율해 칩 개발 속도를 단축할 수 있다는 강점이 있다.

업계는 차세대 메모리 시장에서 고객사 맞춤형 칩 수요가 증가하고 있다고 본다. 첨단 미세 공정과 패키징 신기술을 융합할 수 있는 턴키 역량이 글로벌 반도체 시장에서 경쟁력을 가를 것으로 전망한다.

삼성전자는 이같은 수요 증가에 대응하기 위해 대규모 증설에 속도를 내고 있다. 삼성전자는 7월에 평택 사업장 마지막 생산 라인인 P5 팹2 건설을 개시한다. 앞서 2027년 초로 예정된 일정을 6개월가량 앞당겼다. 이번 공사는 지난해 말 재개된 P5 팹1과 함께 추진된다.

2029년 가동될 P5 팹2는 시장 상황에 유연하게 대응할 수 있는 멀티팹으로 지을 예정이다. 주력인 HBM을 포함해 차세대 D램뿐 아니라 낸드플래시, 첨단 공정 파운드리 제품까지 모두 갖출 전망이다.

김동원 KB증권 리서치본부장은 "2027년 메모리 시장은 공급 부족이 더욱 심화되고 가격 상승 탄력 역시 확대될 전망"이라면서 "HBM 가격은 범용 D램과 마진율 격차 축소를 반영한 가격 협상이 진행되고 있어 전년 대비 50% 이상 가격이 상승할 것으로 예상된다"고 내다봤다.

jin@news1.kr